



معرفی درس

اصول سیستمهای کامپیوتری

جلسه سوم: مدارات ترکیبی (Combinational Logic)

فهرست مطالب:

- تعریف مدارات ترکیبی
- نیم جمع کننده (Half Adder)
- تمام جمع کننده (Full Adder)
- کد گشا (Encoder)
- کد گذار (Decoder)
- مالتی پلکسر (Multiplexer)

این جلسه مطابق با بخش های ۱-۵ و ۲-۲ و ۳-۲ از کتاب مانو است


دانشگاه صنعتی
امیرکبیر
پلی تکنیک تهران

2




دسته بندی مدارات منطقی

مدارات ترکیبی (Combinational Logic)



در مدارات ترکیبی، خروجی در هر لحظه فقط تابع ورودی در همان لحظه می باشد به عبارت دیگر سیستم حافظه ندارد

مدارات ترتیبی (Sequential Logic)



در مدارات ترتیبی، خروجی علاوه بر ورودی در همان لحظه به ورودیهای قبلی نیز وابسته می باشد یعنی سیستم دارای حافظه است و وضعیت سیستم حفظ می شود


دانشگاه صنعتی
امیرکبیر
پلی تکنیک تهران

3



مدارات ترکیبی

یک مدار ترکیبی با تعدادی دروازه منطقی ساخته شده و تعدادی ورودی و تعدادی خروجی دارد هر کدام از خروجی‌ها را می‌توان توسط یک رابطه جبر بول بر اساس ورودی‌ها نوشت همچنین می‌توان عملکرد یک مدار ترکیبی را با جدول درستی نشان داد



مراحل طراحی یک مدار ترکیبی

• طراحی شامل مراحل زیر است :

- ۱- تعریف دقیق مساله
- ۲- مشخص کردن تعداد ورودی‌ها و خروجی‌ها
- ۳- نام گذاری ورودی‌ها و خروجی‌ها (معمولا با استفاده از حروف)
- ۴- بدست آوردن جدول درستی مدار
- ۵- ساده کردن تابع مربوط به هر خروجی
- ۶- رسم مدار



اهداف طراحی

• در طراحی موارد زیر مورد نظر است


- ۱- استفاده از حداقل سخت افزار (حداقل مدار مجتمع)
- ۲ - حداقل زمان تاخیر در مدار
- ۳ - حداقل اتصالات



نیم جمع کننده (Half Adder)

• نیم جمع کننده

مدار ترکیبی که جمع دو بیت را انجام می دهد
A و B ورودی های مدار و S حاصل جمع و C بیت نقلی می باشد




A	B	C (Carry)	S (Sum)
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0



نیم جمع کننده (Half Adder)

A	B	C (Carry)	S (Sum)
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0



$$S = \overline{A}B + A\overline{B} = A \oplus B$$


$$C = AB$$



تمام جمع کننده (Full Adder)

• تمام جمع کننده

مدار ترکیبی که جمع دو بیت و بیت نقلی مرحله قبلی را انجام می دهد. A و B ورودی های مدار، C_{in} بیت نقلی مرحله قبل، S حاصل جمع و C_{out} بیت نقلی خروجی می باشد



C_{in}	A	B	C_{out}	S (Sum)
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



تمام جمع کننده (Full Adder)

C _{in}	AB			
	00	01	11	10
0	0	1	0	1
1	1	0	1	0

$$\begin{aligned}
 S &= C_{in} \overline{A} \overline{B} + \overline{C_{in}} \overline{A} B + C_{in} A \overline{B} + \overline{C_{in}} A B \\
 &= C_{in} (\overline{A} \overline{B} + A B) + \overline{C_{in}} (\overline{A} B + A \overline{B}) \\
 &= C_{in} (A \oplus B) + \overline{C_{in}} (A \oplus B) \\
 &= C_{in} \oplus A \oplus B
 \end{aligned}$$

C _{in}	AB			
	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$C_{out} = AB + C_{in} A + C_{in} B$$

Or

C _{in}	AB			
	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$C_{out} = AB + C_{in} (A \oplus B)$$

دانشگاه صنعتی
امیرکبیر
پلی تکنیک تهران


10



تمام جمع کننده (Full Adder)

$$S = C_{in} \oplus A \oplus B$$

$$C_{out} = AB + C_{in} (A \oplus B)$$




دانشگاه صنعتی
امیرکبیر
پلی تکنیک تهران

11



جمع کننده چهار بیتی




12



تفریق کننده . جمع کننده

- برای تفریق B از A
- $B - (B \text{ مکمل})$ را با A جمع می کنیم




13



کد گشا (Decoder)

• کد گشا


کد گشا یک مدار ترکیبی است که n ورودی و حداکثر 2^n خروجی دارد
متناسب با ورودی‌ها، هر لحظه فقط یک خروجی فعال است



A1	A0	D3	D2	D1	D0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0



کد گشای ۲ به ۴



A1	A0	D3	D2	D1	D0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

$$D_0 = \overline{A_1} A_0$$


$$D_1 = \overline{A_1} A_0$$

$$D_2 = A_1 \overline{A_0}$$

$$D_3 = A_1 A_0$$



کدگشای ۲ به ۴ با دروازه NAND



16



کدگشای ۳ به ۸ با ورودی فعال ساز


جدول درستی (Truth Table)

E	A2	A1	A0	D7	D6	D5	D4	D3	D2	D1	D0
0	X	X	X	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0	0	0	1	0
1	0	1	0	0	0	0	0	1	0	0	0
1	0	1	1	0	0	0	0	1	0	0	0
1	1	0	0	0	0	0	1	0	0	0	0
1	1	0	1	0	0	1	0	0	0	0	0
1	1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	1	0	0	0	0	0	0	0

17




کدگشای ۳ به ۸ با ورودی فعال ساز



18



توسعه کدگشاها



می توان با ترکیب دو یا چند
کدگشای دارای ورودی
فعال ساز، یک کدگشای بزرگتر
ساخت، مثلاً با ترکیب دو
کدگشای ۲ به ۴ می توان یک
کدگشای ۳ به ۸ ساخت

19



کدگذار (EnCoder)

• کدگذار

کدگذار عمل عکس کدگشا را انجام می‌دهد
کدگذار یک مدار ترکیبی است که حداکثر 2^n ورودی و n خروجی دارد
خطوط خروجی کد دودویی متناظر با ورودی‌ها می‌باشد.





کدگذار ۴ به ۲

D3	D2	D1	D0	A1	A0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

$$A0 = D1 + D3$$

$$A1 = D2 + D3$$

کدگذار ۴ به ۲ را می‌توان با دو دروازه OR پیاده سازی کرد





کدگذار ۸ به ۳

D7	D6	D5	D4	D3	D2	D1	D0	A2	A1	A0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

$$A0 = D1 + D3 + D5 + D7$$

$$A1 = D2 + D3 + D6 + D7$$

$$A2 = D4 + D5 + D6 + D7$$

کد گذار ۸ به ۳ را می‌توان با سه دروازه OR پیاده سازی کرد


دانشگاه صنعتی
امیرکبیر
پلی تکنیک تهران

22



مالتی پلکسر (Multiplexer)

• مالتی پلکسر



مالتی پلکسر یک مدار ترکیبی است که اطلاعات یکی از 2^n خط داده ورودی را به یک خط خروجی هدایت می‌کند


دانشگاه صنعتی
امیرکبیر
پلی تکنیک تهران

23



مالتی پلکسر ۴ به ۱ (4 to 1 Multiplexer)

جدول مالتی پلکسر ۴ به ۱ به صورت زیر است




S1	S0	F
0	0	A0
0	1	A1
1	0	A2
1	1	A3



نمودار مالتی پلکسر ۴ به ۱


نمودار یک مالتی پلکسر ۴ به ۱ به صورت زیر است





مالتی پلکسر ۴ به ۱ با فعال ساز

جدول مالتی پلکسر ۴ به ۱ با ورودی فعال ساز به صورت زیر است




En	S1	S0	F
0	X	X	0
1	0	0	A0
1	0	1	A1
1	1	0	A2
1	1	1	A3

26



۴ مالتی پلکسر ۲ به ۱ مجتمع

معمولا ۴ مالتی پلکسر ۲ به ۱ با ورودی فعال ساز در یک مدار مجتمع قرار داده می شوند




En	SEL	F[3:0]
0	X	0000
1	0	A[3:0]
1	1	B[3:0]

27



مدار ۴ مالتی پلکسر ۲ به ۱ مجتمع



En	SEL	F[3:0]
0	X	0000
1	0	A[3:0]
1	1	B[3:0]

$$F_0 = A_0 \cdot \overline{En} \cdot \overline{SEL} + B_0 \cdot En \cdot SEL$$

$$F_1 = A_1 \cdot \overline{En} \cdot \overline{SEL} + B_1 \cdot En \cdot SEL$$

$$F_2 = A_2 \cdot \overline{En} \cdot \overline{SEL} + B_2 \cdot En \cdot SEL$$

$$F_3 = A_3 \cdot \overline{En} \cdot \overline{SEL} + B_3 \cdot En \cdot SEL$$

دانشگاه صنعتی
امیرکبیر
پلی تکنیک تهران


28



خودآزمایی

۱- کنکور کارشناسی ارشد - ۱۳۷۹

۱۱- تابع خروجی برای مدار روبرو به چه صورت است؟



$$F(X_4, X_3, X_2, X_1) = \sum m(1, 2, 4, 5, 6, 7, 11, 14, 15) \quad (1)$$

$$F(X_4, X_3, X_2, X_1) = \sum m(1, 4, 5, 9, 10, 11, 12, 13, 15) \quad (2)$$

$$F(X_4, X_3, X_2, X_1) = \sum m(0, 3, 4, 5, 6, 7, 10, 11, 15) \quad (3)$$

$$F(X_4, X_3, X_2, X_1) = \sum m(1, 2, 3, 4, 5, 7, 11, 13, 15) \quad (4)$$

دانشگاه صنعتی
امیرکبیر
پلی تکنیک تهران

29


29



خودآزمایی

۲- کنکور کارشناسی ارشد - ۱۳۸۰

۱۰- مدار زیر، پیاده‌سازی کدام رابطه است؟



$$f(a, b, c, d) = \sum 0, 1, 3, 5, 7 \quad (۱)$$

$$f(a, b, c, d) = \sum 1, 3, 5, 7, 11, 15 \quad (۲)$$

$$f(a, b, c, d) = \sum 0, 3, 4, 9, 13, 15 \quad (۳)$$

$$f(a, b, c, d) = \sum 0, 3, 5, 7, 13, 15 \quad (۴)$$

30


30



خودآزمایی

۳- کنکور کارشناسی ارشد - ۱۳۸۲

۶۳- تابع f که توسط مدار مقابل ایجاد می‌شود معادل کدام گزینه می‌باشد؟



$$f = \sum m(1, 2, 4, 7) \quad (۱)$$

$$f = \prod M(1, 2, 5, 7) \quad (۲)$$

$$f = \prod M(0, 2, 3, 5, 6) \quad (۳)$$

$$f = \sum m(0, 2, 3, 5, 6) \quad (۴)$$

31


31



خودآزمایی

۴- کنکور، کارشناسی، ارشد - ۱۳۸۳

۶۵. مدار زیر کدام تابع را انجام می‌دهد؟



$$w = \bar{b}c \quad (1)$$

$$w = b \oplus c \quad (2)$$

$$w = \bar{b} \oplus c \quad (3)$$

$$w = \bar{b} + \bar{c} \quad (4)$$

32

دانشگاه صنعتی
امیرکبیر
پلی تکنیک تهران

32



منابع

در تهیه این پاورپوینت از منابع زیر استفاده شده است:

- ۱- امیر صادقی - معماری سیستمهای کامپیوتری - نوشته موریس مانو - مرکز نشر دانشگاهی - چاپ اول ۱۳۷۴ - چاپ پنجم ۱۳۸۴

<http://iup.ac.ir/index.aspx?pid=297&productID=1002>

- ۲- سایت درس دکتر لی در دانشگاه جورجیا تک

<http://users.ece.gatech.edu/~leehs/ECE2030/>

- ۳- مجموعه سوالات کنکور کارشناسی ارشد

<http://sharif.edu/~ghodsi/grad-exams/index.html>



33

دانشگاه صنعتی
امیرکبیر
پلی تکنیک تهران